Cadence聯(lián)合業(yè)界領導者解決電子行業(yè)低功耗技術屏障
新聯(lián)盟將通過架構(gòu)創(chuàng)新與探索來設計更節(jié)能的電子器件
Cadence設計系統(tǒng)公司（NASDAQ：CDNS）于8月1日在加州圣荷塞市宣布組建Power Forward Initiative解決電子行業(yè)面臨的低功耗IC設計難題。該聯(lián)盟的成員包括超微半導體（NYSE：AMD）、應用材料公司（NASDAQ：AMAT）、ARM[（LSE：ARM）（NASDAQ：ARMHY）]、ATI技術公司（TSX：ATY）（NASDAQ：ATYT）、Cadence設計系統(tǒng)公司（NASDAQ：CDNS）、飛思卡爾半導體（NYSE：FSL）（NYSE：FSL.B）、富士通有限公司（TSE：6702）、NEC電子有限公司（TSE：6723）、及臺積電公司(TSMC)(TSE： 2330， NYSE：TSM)。該聯(lián)盟將會利用這些領先的技術公司的專業(yè)技術，設計并生產(chǎn)更節(jié)能的電子器件。
Power Forward Initiative將連接設計、驗證和實現(xiàn)以降低風險，并提高芯片功耗降低的可預測性。各成員將采取一種全新的自動化設計架構(gòu)，使芯片的功耗降低。為了達到這一目標，Power Forward Initiative提倡改良并推廣一種開放的新規(guī)范，以捕獲低功耗設計意圖的核心，并將設計、實現(xiàn)和驗證等領域連接起來。該組織的目標是從2007年開始進行這一開放的行業(yè)標準化進程。
“Cadence相信開發(fā)低功耗技術的最大收益將是來自架構(gòu)層面，我們已經(jīng)投資于可實現(xiàn)IP復用和移植的新技術。” Cadence總裁兼首席執(zhí)行官 Mike Fister表示，“Power Forward Initiative聯(lián)合行業(yè)的領導者，在改進我們已經(jīng)完成的模塊構(gòu)造工作的同時，提供一個能進行更高級別研究的平臺，這將帶領業(yè)界以更廣泛、系統(tǒng)化和集成化的方法進行低功耗設計。”
“隨著微處理器設計尺寸縮小和工藝改進，功耗成為所有新設計需考慮的首要問題。”AMD商用部高級副總裁Marty Seyer說，“以提高功耗作為提高性能水平的代價，對于現(xiàn)在和未來的處理器都無法接受。我們期待著與Power Forward Initiative一起設計并使用新的設計自動化方法，減少高性能半導體器件產(chǎn)生的功耗效應。”
從Common Power Format開始
考慮到這一貫穿整個設計鏈的特定功耗設計管理目標對廣泛方法的需求，以及為確保平穩(wěn)合作和高成品率生產(chǎn)能力，聯(lián)盟成員將使用Common Power Format (CPF)的第一個版本。這種新的規(guī)范語言通過把握設計師的功耗管理意圖，解決設計自動化工具流程的限制。Common Power Format為設計開發(fā)和生產(chǎn)提供一個一致的參考點，讓所有設計和技術相關的功耗約束都可以保存在一個文件中，并且在整個設計流程中應用該文件。
關于Cadence
Cadence公司（Nasdaq股票代碼：CDNS）成就全球電子設計技術創(chuàng)新，并在創(chuàng)建當今集成電路和電子產(chǎn)品中發(fā)揮核心作用。我們的客戶采用Cadence的軟件、硬件、設計方法和服務，來設計和驗證用于消費電子產(chǎn)品、網(wǎng)絡和通訊設備以及計算機系統(tǒng)中的尖端半導體器件、印刷電路板和電子系統(tǒng)。Cadence 2005年全球公司收入約13億美元，現(xiàn)擁有員工約5100名，公司總部位于美國加州圣荷塞市，公司在世界各地均設有銷售辦事處、設計中心和研究設施，以服務于全球電子產(chǎn)業(yè)。
Power Forward Initiative將連接設計、驗證和實現(xiàn)以降低風險，并提高芯片功耗降低的可預測性。各成員將采取一種全新的自動化設計架構(gòu)，使芯片的功耗降低。為了達到這一目標，Power Forward Initiative提倡改良并推廣一種開放的新規(guī)范，以捕獲低功耗設計意圖的核心，并將設計、實現(xiàn)和驗證等領域連接起來。該組織的目標是從2007年開始進行這一開放的行業(yè)標準化進程。
“Cadence相信開發(fā)低功耗技術的最大收益將是來自架構(gòu)層面，我們已經(jīng)投資于可實現(xiàn)IP復用和移植的新技術。” Cadence總裁兼首席執(zhí)行官 Mike Fister表示，“Power Forward Initiative聯(lián)合行業(yè)的領導者，在改進我們已經(jīng)完成的模塊構(gòu)造工作的同時，提供一個能進行更高級別研究的平臺，這將帶領業(yè)界以更廣泛、系統(tǒng)化和集成化的方法進行低功耗設計。”
“隨著微處理器設計尺寸縮小和工藝改進，功耗成為所有新設計需考慮的首要問題。”AMD商用部高級副總裁Marty Seyer說，“以提高功耗作為提高性能水平的代價，對于現(xiàn)在和未來的處理器都無法接受。我們期待著與Power Forward Initiative一起設計并使用新的設計自動化方法，減少高性能半導體器件產(chǎn)生的功耗效應。”
從Common Power Format開始
考慮到這一貫穿整個設計鏈的特定功耗設計管理目標對廣泛方法的需求，以及為確保平穩(wěn)合作和高成品率生產(chǎn)能力，聯(lián)盟成員將使用Common Power Format (CPF)的第一個版本。這種新的規(guī)范語言通過把握設計師的功耗管理意圖，解決設計自動化工具流程的限制。Common Power Format為設計開發(fā)和生產(chǎn)提供一個一致的參考點，讓所有設計和技術相關的功耗約束都可以保存在一個文件中，并且在整個設計流程中應用該文件。
關于Cadence
Cadence公司（Nasdaq股票代碼：CDNS）成就全球電子設計技術創(chuàng)新，并在創(chuàng)建當今集成電路和電子產(chǎn)品中發(fā)揮核心作用。我們的客戶采用Cadence的軟件、硬件、設計方法和服務，來設計和驗證用于消費電子產(chǎn)品、網(wǎng)絡和通訊設備以及計算機系統(tǒng)中的尖端半導體器件、印刷電路板和電子系統(tǒng)。Cadence 2005年全球公司收入約13億美元，現(xiàn)擁有員工約5100名，公司總部位于美國加州圣荷塞市，公司在世界各地均設有銷售辦事處、設計中心和研究設施，以服務于全球電子產(chǎn)業(yè)。
免責聲明：本文僅代表作者個人觀點，與電源在線網(wǎng)無關。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實，對本文以及其中全部或者部分內(nèi)容、文字的真實性、完整性、及時性本站不作任何保證或承諾，請讀者僅作參考，并請自行核實相關內(nèi)容。
本文鏈接：Cadence聯(lián)合業(yè)界領導者解決電子行
http:www.toastsoft.com/news/2006-8/200681154742.html
http:www.toastsoft.com/news/2006-8/200681154742.html
文章標簽： IC
0755-82905460
郵箱 
：
