| 內 容： |
東芝日前開發成功了通過動態控制SoC（系統級芯片）的工作電壓與工作頻率，降低耗電量的耗電控制技術（發布資料（日文））。目的是降低SoC工作時的耗電量，該公司稱之為“部分fV控制技術”。據介紹，目前已經采用90nm工藝CMOS技術，試制出采用該技術的LSI，并且已經完成了基本功能測試。今后，將逐漸應用于自行開發的SoC，以及客戶訂購的ASIC中。預計采用該技術的產品將于2005年內亮相。
用來控制SoC工作電壓與工作頻率的耗電控制技術，索尼與美國全美達等多家公司已經投入實際應用。不過，這些現有技術對工作電壓與工作頻率實施控制的單位是整個LSI。而東芝此次開發的技術，其特點是能夠以集成于LSI中的特定電路塊為單位，單個設置工作電路與工作頻率。因此，假如在某個電路塊中采用了這次的耗電控制技術，那么通過將其作為IP內核進行移植，就能很容易地重新應用于其他LSI。東芝準備利用這一特點，縮短SoC的設計周期。
東芝采用“部分fV控制技術”試制的芯片是集成處理器內核“MeP（媒體嵌入處理器）”的便攜終端用SoC。據悉，對某個電路塊應用此技術后，業已證實將該電路塊的耗電量降低了40%。
作為面向SoC的耗電控制技術，東芝過去就已經實際使用了“Selective-MT技術”。此技術的目的是降低SoC待機時的耗電量。該公司今后準備結合采用“部分fV控制技術”與“Selective-MT技術”，構筑產品設計環境——“東芝低耗電平臺”。東芝將在“2005年電子設計與解決方案展（EDSFair 2005，1月27日在日本橫濱Pacifico會展中心開幕）”上展出該平臺。 |
|