您的位置：電源在線首頁>>技術文摘>>設計分析>>基于0.5μm BCD工藝的欠壓鎖存電路設計正文

基于0.5μm BCD工藝的欠壓鎖存電路設計

摘要：　　隨著集成電路技術的發展，對電源管理芯片的開關頻率、傳輸延遲、穩定性、功耗等各種要求越來越高，以保證電源電壓在波動的情況下能夠可靠的工作。
　　一般的電源芯片上電啟動時，電源會通過輸入端的等效電阻和電容對其充電，使得電源芯片的電壓逐步上升，直到電壓上升到芯片的開啟電壓時電路正常工作。然而若系統的負載電流較大，有可能把電路的電壓拉低到開啟電壓以下，出現一開啟就關斷的情況。為了保證電路正常進入啟動狀態并且穩定工作，同時也為了電路工作時電源電壓的波動不會對整個電路和系統造成損害，一般使用所謂的欠壓鎖存(Under Voltage LockOut，UVLO)電路對電源電壓實時監控和鎖存。

我要發表評論：

驗證碼：

用戶名：  密碼：  

敬請注意：
·尊重網上道德，遵守中華人民共和國各項有關法律、法規
·遵守《全國人大常委會關于維護互聯網安全的決定》及《互聯網電子公告服務管理規定》
·承擔一切因您的行為而直接或間接導致的民事或刑事法律責任
·電源世界網網站管理人員有權保留或刪除留言中的任意內容
·您在本網站相關欄目發表的評論信息，本網站有權在網站內轉載或引用
·不要重復發布評論信息，評論內容不能超過200個字符
·參與本評論即表明您已經閱讀并接受上述條款